1 音频模拟芯片TLC320AD50C
TI公司的TLC320AD50C采用过采样ΣΔ技术，在DAC前有一个插值滤波器，在ADC后有一个抽样滤波器，这种结构使系统接收、发送可同时进行。 714231828600 而且TLC320AD50C可实现高分辨率，低速信号，高采样率(最高可达22.5kb/s)的AD/DA转换。它由一对16位的同步串行转换通道组成，可直接和DSP连接进行通信。
TLC320AD50C的特点如下：
(1)器件中的ADC为64倍过采样，DAC为256倍过采样(内部)；
(2)带有内建抗混叠滤波器和sinx/x补偿；
(3)可配置成主机或从机方式，一个串行接口可支持3个从设备和DSP进行通讯。
TLC320AD50C中的可选项和电路配置可以通过串行口进行编程，具体可编程项有：复位，掉电，通信协议，串行时钟率，信号采样率，增益控制，测试模式等。
TLC320AD50C有7个控制寄存器，其中主要4个寄存器功能如表1。由于寄存器4可修改采样频率，所以可能经常被修改，二次通讯很多涉及到它。
2 TLC320AD50C与TMS320C30DSP芯片的连接
TMS320C30是TI公司浮点运算DSP芯片中比较典型的一种，它的主时钟达到40MHz，采用32位 浮点运算处理器，可以实现自适应信号处理和信号转换等高速浮点运算，是一种性价比很高的产品。
本文采用TLC320AD50C和TMS320C30的接口电路完成数据的采集和TLC320AD50C寄存器的读写 过程。TMS320C30和TLC320AD50C的接口电路如图1。
芯片连接的主要引脚有复位信号RESET；同步信号：AD50C上FS，FSD(延迟帧信号)，TMS320C30上FSX(帧发送信号)，FSR(帧接收信号)；数据读写信号：DIN，DOUT，DX，DR；时钟信号：SCLK，MCLK，CLKX；二次通信请求：AD50C上FC，C30上XF。在时钟信号作用下，C30的帧信号(FSX，FSR)及数据的传输(DR，DX)时序图如图2。片外复位电路提供上电复位，晶振电路可提供10MHz以上的主时钟频率，数据采样频率和其他时钟信号均由此频率分配。C30与AD50C之间有两种通信格式，即主串行通信格式和二次串行通信格式。前者用来接收和发送转换信号，后者在有请求的时候才进行二次通信。在主串行通信格式时，有两种数据传送模式：16位和15+1位，可通过控制寄存器设定，省却情况下为15+1位。采用15+1位传送模式，其最低位D0为非数据位，输入DAC数据的D0位为二次通信请求位，输出ADC数据的D0位为M/S脚的状态位。
二次通信只有在发出请求时产生，当首次通信采用15+1位模式时，可以用D0进行二次通信请求，当首次通信采用16位模式时，则必须由FC脚输入信号来产生二次通信请求。二次通信数据格式如图2中所示，其中D7～D0为控制寄存器数据，D12～D8为控制寄存器地址，D13=1为读控制寄存器数据，D13=0对控制寄存器写数据。通过二次通信，可实现TLC320AD50C初始化和修改TLC320AD50C内部控制寄存器。
3 数据采集电路及通讯软件实现
主AD50C的FSD接到从片的FS端，见图3。
首先对相关寄存器进行设置。如果需要8kHz采样速率的模拟信号，且送到TMS320C30器件的时钟输入频率是30MHz，则下面的值应该加载进C30串口和定时器。
具体通信过程如下：AD50C数据输入输出与C30数据接收管脚相连，AD50C发出的帧频信号通过FS脚与C30达到同步，FSD为同步延时信号，主要用来扩展主从器件，AD50C上M/S可控制AD50C的主从方式。C30中时钟和同步信号脚可用软件设置成外部输入，这样数据发送/接收，帧同步，时钟信号均由AD50C产生，主时钟(MCLK)信号由晶振提供，FC、XF端作为二次通讯请求，假设数据传输格式为16位，则FC高电平时发出二次通讯请求。
程序的流程图见图4。
4 结束语
本文就两种典型的芯片连接进行了介绍，从而很好地实现了数据的采集过程中寄存器的数据读写，在实际中也得到了很好的应用。
17048 "# 作者：黄天戍 张江林 摘自：《EDN电子设计技术》
设为首页
加入收藏
联系我们
减小字体
增大字体